铠侠计划到2031年量产1000层以上的3D NAND闪存芯片。据Xtech Nikkei报道，这是在东京大学应用物理学会第71届春季会议期间的一次演讲中宣布的，由铠侠技术总监Hidefumi Miyajima宣布。在演讲中，他谈到了与技术问题相关的问题以及解决这些问题以创建1000层3D NAND芯片的方法。
增加3D NAND闪存芯片中的有源层数是目前增加此类芯片面密度的最佳方法。所有 3D NAND 存储器制造商都希望每 1.5 到 2 年通过更先进的工艺增加其芯片中的层数。每个工艺过渡都有其自身的一系列挑战，因为3D NAND制造商不仅要增加层数，还要在水平和垂直方向上压缩NAND单元。这就要求制造商使用新材料，这让他们的研发专家非常头疼。
迄今为止，铠侠系列中最先进的3D NAND闪存芯片是第8代BiCS 3D NAND，具有218个活动层，数据速率为3.2 Gbps。这一代闪存引入了新的CMOS直接键合到阵列（CBA）架构，该架构提供了3D NAND存储器阵列晶圆和I/O CMOS晶圆的单独生产，然后使用最合适的技术进行后续融合。其结果是具有更高的位密度和改进的 NAND I/O 速度的产品，可用于构建市场上一些最好的 SSD。
铠侠及其制造合作伙伴西部数据尚未披露CBA架构的所有细节。目前尚不清楚CMOS I/O卡是否包括额外的NAND外设，如页面缓冲器、读取放大器和电荷泵。然而，存储单元和外设的分离使制造商能够使用最有效的工艺来创建3D NAND存储器组件。
值得一提的是，三星早在 2022 年就确认了到 2030 年开始生产 1000 层 3D NAND 闪存的计划。
