6月19日，京企基于自研芯片架构所研发设计的国内首颗量产全功能DPU（数据处理器）芯片——K2-Pro发布亮相，迈入具备大规模应用落地能力的新阶段。
当前，世界正进入以信息产业为主导的经济发展时期，多元复杂的应用场景对计算能力提出了前所未有的需求。作为数字经济的底座，算力已成为衡量国家科技水平和创新能力的重要标志。
清华大学教授、中国工程院院士郑纬民说，DPU芯片被称为数据中心中继CPU中央处理器）、GPU（图形处理器）之后第三颗主力芯片，作为数据处理器，DPU承担着数据网络传输、存储、计算、安全等任务，是重要的新型算力基础设施。在此背景下，国外厂商英伟达、英特尔、AMD等都已推出了各自的DPU产品。
“如果把CPU比做大脑、GPU比做肌肉，na而DPU就是神经中枢。”中科驭数创始人鄢贵海说。CPU承载了应用生态，决定了计算系统是否可以通用；GPU提供了高密度各类精度的算力，决定了系统是否有足够的“力量”；DPU负责数据在各种CPU和GPU之间高效流通，决定了系统是否能协同工作。
50余场技术方案评审、38份设计方案评审报告、先后验证了61个芯片版本……这是K2-Pro近两年研发中的部分经历。“我们的DPU芯片，用28纳米的工艺制程就能与国际厂商7纳米工艺制程的DPU一较高下，原因在于先进的芯片架构。”鄢贵海说。
据了解，在行业内，复杂大型芯片每代产品普遍需要3到5年的研发周期，而中科驭数团队用6年的时间就完成了三代芯片的迭代，平均每代芯片迭代完成时间仅2年。“秘诀在于全栈技术自主研发，快速迭代。我们不会盲目地诉诸于工程试错来优化设计，而是用理论来指导实践，将‘学院派’的理论优势用到极致。”鄢贵海说。
据了解，中科驭数2018年孵化于中国科学院计算所。六年前，团队从实验室迈出了科技创业的步伐。
国产自研的DPU已经在金融、高性能计算等领域落地应用。以国内某头部证券机构厂商的落地情况为例，中科驭数的低时延网络DPU卡部署在其核心交易系统后，解决了该金融机构交易系统的低时延问题，满足了核心交易场景下对低时延、低抖动的需求痛点。
郑纬民认为，在未来数据中心、智算中心等高带宽、低延迟、高吞吐率的领域，DPU都将发挥重要作用，并为东数西算、算力网络等重要新型算力基础设施的建设提供核心组件。
鄢贵海透露，团队已投入了下一代DPU的研发，预计在2025年将推出延迟低于1微秒、功耗比上一代下降40%、基于14纳米工艺制程的新一代DPU芯片。“希望以后，人们能像提到CPU就想到英特尔、GPU想到英伟达一样，提到DPU就想到我们这家北京企业。”
