三星电子在去年6月举行的晶圆代工论坛上宣布，将于2027年开始量产2纳米汽车工艺（SF2A）。该路线图似乎有所加快。用于移动应用的工艺（SF2）和用于高性能计算和人工智能（AI）应用的工艺（SF2X）计划分别于2025年和2026年实现量产。
首次公开获得 2nm AI芯片订单
Ambarella 是一家美国无晶圆厂公司，致力于开发自动驾驶汽车所需的高性能、低功耗半导体。两家公司去年2月发布联合新闻稿，宣布将通过三星5纳米工艺生产用于自动驾驶的半导体。此次2nm工艺开发并量产，被解读为此次合作的延伸。
三星电子在尖端工艺中找到了竞选伙伴也很有意义。一位设计公司官员表示，“与Ambarella合作的芯片开发和量产对三星来说是一个重要的参考”，并补充道，“确保客户使用先进工艺也非常重要，因为这样可以实现工艺稳定。”
对于与Ambarella的2nm工艺合作，三星电子回应称，“关于我们的客户，很难确认。”三星电子还在晶圆代工论坛上正式宣布，已获得 PFN 作为 2nm 客户。设计公司是 Gaon Chips。
业界认为，三星电子应该获得高通、英特尔、英伟达、AMD等大客户的尖端芯片订单，以缩小与全球第一代工企业台积电的差距。Trend Force发布分析显示，台积电第二季度全球晶圆代工市场份额达到 62.3%。第二大公司三星电子的市场份额约为11.5%。
台积电近期在全球晶圆代工市场保持较高市占率的原因，是因为苹果、英伟达、AMD等主要无晶圆厂公司，以及英特尔等公司都委托台积电代工芯片制造。尤其是苹果，作为台积电前端工艺的跑腿，对于稳定工艺有很大帮助。
三星新 2 纳米将使芯片尺寸缩小 17%
三星电子公司晶圆代工业务早前表示，一种被称为内部供电网络（BSPDN）的新型下一代芯片制造技术使2纳米芯片的尺寸比传统的外部供电技术缩小了17%。
总裁兼晶圆代工PDK开发团队李成宰表示，三星分区2027年开始申请BSPDN用于2个纳米工艺的量产，与采用接入接入网络的芯片相比，BSPDN的性能和能效分别提高了8%和15他在西门子 EDA 论坛 2024 的主旨演讲中介绍了 BSPDN 的技术优势。
这是三星晶圆代工业务首次在公开场合详细介绍其 BSPDN 技术概述。BSPDN被称为下一代芯片代工技术。此举将把电源轨安置在半导体晶圆的背面，以消除电源与信号线之间的阻碍，从而实现更小的芯片尺寸。
代工芯片制造商正准备采用先进的芯片制造工艺。英特尔计划在今年内采用英特尔20A工艺（即2个纳米节点）生产采用BSPDN的芯片。将其BSPDN技术称为PowerVia。台积电拥有全球62%的代工市场，该公司表示计划在2026年底左右将BSPDN引入其1.6纳米及以下工艺节点。
此外，三星于2022年首次公布采用的下一代电感（GAA）技术所制造芯片的路线图和性能。该公司计划在今年下半年量产基于第二代GAA技术（SF3）的3纳米。与第一代GAA工艺生产的芯片相比，SF3分别将芯片性能和功耗效率提高了30%和50%，同时将芯片尺寸提高了缩小了35%。
1、本号不对发布的任何信息的可用性、准确性、时效性、有效性或完整性作出声明或保证，并在此声明不承担信息可能产生的任何责任、任何后果。
2、 本号非商业、非营利性，转载的内容并不代表赞同其观点和对其真实性负责，也无意构成任何其他引导。本号不对转载或发布的任何信息存在的不准确或错误，负任何直接或间接责任。
3、本号部分资料、素材、文字、图片等来源于互联网，所有转载都已经注明来源出处。如果您发现有侵犯您的知识产权以及个人合法权益的作品，请与我们取得联系，我们会及时修改或删除。
