三星正式官宣，计划于2025年开始量产2纳米芯片，并预计在2027年推出1.4纳米工艺。这次的计划覆盖了多个技术节点，包括 SF2、SF2P、SF2X、SF2A和SF2Z等版本，每一版都在提升性能的同时进行技术深化。
特别值得一提的是，三星的第一代2纳米技术SF2预计将于明年完成所有筹备工作，为其商业化铺平道路。而更先进的SF2Z节点则计划在2027年投入市场使用，该技术整合了创新的后端供电网络（BSPDN），旨在极大提升能源利用效率。
除了工艺节点的推进外，三星还对其多桥-通道场效应晶体管（MBCFET）架构进行了深度优化。这种新型晶体管通过采用先进的外延技术和集成方案，在性能方面取得了11%至46%的飞跃，并降低了约50%的漏电流。
与此同时，三星与Arm达成战略协作并共同优化基于最前沿GAA晶体管技术的下一代Arm Cortex-X和Cortex-A CPU内核，进一步巩固了三星在半导体技术领域的领先地位。
三星电子在近日于美国硅谷举办的“2024年三星代工论坛”上公布了其未来半导体技术战略，计划于2027年引入尖端晶圆代工技术，推出两种新工艺节点，以加强跨越人工智能（AI）芯片研发、代工生产、组装全流程的“一站式”服务。
三星电子此次战略调整，旨在通过封装晶圆代工非内存半导体和高带宽内存（HBM）的集成AI解决方案，研制出高性能、低能耗的AI芯片产品。据三星电子介绍，这一战略的实施将使得从研发到生产的周期大幅缩短，与现有工艺相比，耗时可缩减约20%。
值得关注的是，三星电子计划在2纳米工艺中采用创新的背面供电网络（BSPDN）技术（制程节点SF2Z）。这一技术将芯片的供电网络转移至晶圆背面，与信号电路分离，旨在简化供电路径，降低供电电路对互联信号电路的干扰。此举预计将显著提升AI芯片的功率、性能和面积等关键参数，同时减少电压降，从而提升高性能计算设计的性能。
此外，三星电子还计划于2027年将光学元件技术运用于AI解决方案，为芯片带来低能耗和高速数据处理性能。而在2025年，三星电子就将在4纳米工艺中采用“光学收缩”技术（制程节点SF4U）进行量产，使得芯片尺寸更小、性能更佳。
